Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran, Sheetanshu L. Pandey et Philip A. Wilsey

Sponsorisé  Ce site contient des liens d'affiliation pour lesquels nous pouvons recevoir une compensation. Plus d'informations

Sponsorisé Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran, Sheetanshu L. Pandey et Philip A. Wilsey

6.17 EUR
Prix mis à jour le: 04-06-2026 22:52:49 Produit utilisé
Voir l'offre
Identifiants
ISBN 0792383753
Dimensions / poids
Fonctionnalités clés