Synthèse VHDL d'architectures